saradc前仿ENOB很低

fantasy19853 · 发表于 2024-7-26 10:45:42

本帖最后由 fantasy19853 于 2024-7-26 15:00 编辑

想设计一个10bitsaradc，单仿bootstrap开关有12bit，现在全部搭好只有7bit不知道为啥，求大佬指点，谢谢！！！

感觉CDAC跳转有点不准，但是N侧（上面绿色）跳转的挺准的，P侧（下面紫色）后面调准可能差1mv左右然后，到最后可能会比错一点点，但这个我也不知道怎么校准

,感觉10位应该也不需要校准电路吧应该是我哪里搞得有问题？

，谢谢各位看到这里~

登录/注册后可看大图

fantasy19853 · 发表于 2024-7-26 10:59:17

本帖最后由 fantasy19853 于 2024-7-29 11:30 编辑

用理想开关仿了还是7bit多，应该就是CDAC跳转精度的问题，后面会差1mV

补充：单独仿CDAC跳转精度没问题，应该是比较器引入的噪声，噪声里面主要问题应该是回踢噪声？回踢噪声看起来确实很明显

放大器结构：

登录/注册后可看大图

fantasy19853 · 发表于 2024-7-29 11:35:11

本帖最后由 fantasy19853 于 2024-7-29 15:25 编辑

登录/注册后可看大图

fantasy19853 · 发表于 2024-7-29 12:02:19

本帖最后由 fantasy19853 于 2024-7-29 13:43 编辑

只用CDAC仿真，跳转也不是很准，但是起码最后能回到600，和比较器一起仿真，只能回到599.xx着这样

fantasy19853 · 发表于 2024-7-29 15:32:23

单仿桥接CDAC跳转也不太准确 KE~GJTL(RS0$[K`58Q41RHP.png

但感觉这电路也没什么问题

登录/注册后可看大图

奇妙可局 · 发表于 2024-7-29 17:40:21

比较器的噪声在前仿没影响，你设置了相干采样了吗？多少个点，多少个周期，采样率多少？

奇妙可局 · 发表于 2024-7-29 17:42:26

你单独输入直流信号仿真，和你的码字对应过吗?看看是哪一步出错了，看那个时间段的静态工作点

fantasy19853 · 发表于 2024-7-29 20:51:59

奇妙可局发表于 2024-7-29 17:40
比较器的噪声在前仿没影响，你设置了相干采样了吗？多少个点，多少个周期，采样率多少？ ...

是相干采样，最上面那个图是160点，2个周期，采样率40M，160*（1/40M） = 2*（1/500k），刚才又仿了一下发现在整体仿真的时候发现自举开关处的ENOB降到的10bit（之前是单独仿自举开关挂1pF电容是12bit），我用理想开关代替自举开关给整个系统仿真也只有7bit，谢谢哥！

fantasy19853 · 发表于 2024-7-29 21:03:51

奇妙可局发表于 2024-7-29 17:42
你单独输入直流信号仿真，和你的码字对应过吗?看看是哪一步出错了，看那个时间段的静态工作点 ...

比较过程都没问题，很少有比错，错了也错的不多，冗余位可以纠过来，主要感觉就是每次跳转精度不准，单独仿桥接CDAC也不准，但是单独仿传统的电荷缩放CDAC（非桥接式的）跳转很准，但是我用传统的CDAC+理想开关和整个系统一起仿真的时候，出来只有只有6位，这时候接上了放大器，传统的电荷缩放CDAC也跳不准了，我感觉是因为放大器的问题

第一次搞，我也不知道哪些地方会出问题，可能说的不是很清楚，谢谢xd帮忙！

jijiic · 发表于 2024-7-30 00:53:45

你CDAC建立得似乎不太好

[求助] saradc前仿ENOB很低

站长推荐 /1