高速比较器设计求助

Xuxans · 发表于 2024-7-21 22:56:53

大佬们好，小弟现在有一个项目中需要设计一个高速比较器，至少需要在70MHz的工作频率下工作，实现将输入信号与VREF进行比较。
由于项目的特殊性，设计工艺是 .18 BCD工艺，VDD采用5V供电，输入信号的摆幅较大，有200mV左右。由于没有时钟信号，所以暂时排除动态的结构。

目前做了一些尝试，但是计算时面临管子尺寸过大以及设计功耗过高的问题，求助各位大佬有没有什么合适的结构，最好有论文或者相关资料方便学习了解。