io cell和PAD的区别

songsbb

xingyun666666 发表于 2025-5-19 13:50
请教下前辈，

1，ESD 的clamp 单元只存在于PG IO里面？我这面有人说，signal IO pad内部也是有ESD保护的 ...

我不是前辈，我说的并不一定正确，仅限于我的认知。
1、我印象中ESD结构只有PG IO里有的，看full layer GDS里面有一层特殊标识的，是ESD结构。应该可以看到，clamp cell 里有，PGIO 里也有，印象中signal IO 中没有，可能不同工艺的库不一样吧。


2、Design Rule 中有介绍，可以仔细读一下foundry 给的design Rule。
3、rest IO 不是很了解。

songsbb

xingyun666666 发表于 2025-5-19 13:50
请教下前辈，

1，ESD 的clamp 单元只存在于PG IO里面？我这面有人说，signal IO pad内部也是有ESD保护的 ...

                               
登录/注册后可看大图

PCLAMP/PCLAMPC usage as ESD clamp cell for RDL flipchip

1、Distance from any internal device to PCLAMP/PCLAMPC<=1500um