新手求教！请问有什么结构的运放输入输出范围大呀？

希希然 · 发表于 2024-7-20 16:15:53

您需要登录才可以下载或查看，没有账号？注册

x

老师布置了一个作业，要求我们做一个运放

要求输入共模范围在0.1—2.4V（VDD=3.3V）
输出电压摆幅也是0.1—2.4V
感觉这个0.1V很难做到，我知识储备不足

所以想请教各位大佬，有没有适合做这种大输出范围的结构
请不吝赐教

希希然 · 发表于 2024-7-20 16:22:55

老师题目给的工艺是1.8V的MOS
还有个条件是在达到0.1-2.4V时开环直流增益（Open Loop DC Gain）＞30dB

In-lucky · 发表于 2024-7-20 19:06:27

你用pmos作输入不就可以？

In-lucky · 发表于 2024-7-20 19:07:12

输出可以用轨对轨的结构

希希然 · 发表于 2024-7-20 23:51:11

In-lucky 发表于 2024-7-20 19:07
输出可以用轨对轨的结构

好的好的，我去学习下，非常感谢！

DT27 · 发表于 2024-7-21 00:21:22

这份教程PPT有做了针对Rail-to-Rail Op Amps解释跟推导，希望对你有帮助

DT27 · 发表于 2024-7-21 00:29:03

这份paper也可以参考参考
Design and Implementation of CMOS Rail-to-Rail Operational Amplifiers

希希然 · 发表于 2024-7-21 20:51:56

DT27 发表于 2024-7-21 00:29
这份paper也可以参考参考
Design and Implementation of CMOS Rail-to-Rail Operational Amplifiers ...

谢谢大佬！非常感谢！

lgzdy · 发表于 2024-7-21 21:25:45

用P管输入，当P管截止，输出自然拉到VSS了

harbour123 · 发表于 2024-7-22 09:49:02

学习了R2R就好了

[求助] 新手求教！请问有什么结构的运放输入输出范围大呀？