集成电路

二龙山小道士 · 发表于 2024-7-20 11:14:58

您需要登录才可以下载或查看，没有账号？注册

x

数字和模拟混合仿真lvs时，数字部分和模拟部分分别都过了lvs，混合仿真时数字部分带模拟部分的box也可以通过lvs仿真，当去掉模拟的box则会分别在数字和模拟部分报器件尺寸错误，各位大佬知道可能会是什么原因吗

wanchengchen · 发表于 2024-7-22 09:14:03

只报尺寸问题吗，尺寸错的都是一定比例吗？比如都是小0.9，看看电路网标里面是不是有个×0.9的语句，忘记语句是怎么样的了。

小浩然 · 发表于 2024-7-22 15:17:02

好像是数字和模拟有些线还是器件命名一样，然后会混淆，试下把一边的器件名前加前缀

wyg8871 · 发表于 2024-7-22 16:31:55

感觉是cdl没处理好啊，数字网表是flat还是hierarchical的？

cherry_li · 发表于 2024-7-24 11:31:33

如果只是器件尺寸错误，说明net名字没冲突。大概率是数字模块和模拟模块有一个同名的cell，里面器件尺寸是不一样的。可以批量修改一些其中一个cdl，把所有子cell带上后缀，保证两边cell名字不冲突

二龙山小道士 · 发表于 2024-7-25 15:14:50

谢谢大家，是cdl中两个器件同名了，结果不是相同的电路结构导致的

真诚的小鲸鱼 · 发表于 2024-12-3 14:34:34

感谢，我也是想知道的

[求助] 集成电路