在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 20231725

[求助] 最近再设计一个8bit的SAR ADC,采用预放大锁存比较器遇到一些问题

[复制链接]
发表于 2024-7-22 20:02:45 | 显示全部楼层
马一个,遇到同样情况了
发表于 2024-7-22 20:58:36 | 显示全部楼层
本帖最后由 DT27 于 2024-7-23 11:14 编辑

跟时钟相关的影响我认为有可能是电荷注入或是时钟溃通这两者所造成
关于电荷注入可以参考这篇帖子
https://blog.csdn.net/Clara_D/article/details/123232153
关于时钟溃通可以参考图片

时钟溃通说明

时钟溃通说明
发表于 2024-7-22 22:22:41 | 显示全部楼层


20231725 发表于 2024-7-22 09:32
这个抖动是时钟比较完后,DAC已经建立好了,但是时钟开始比较时,两端电压都下降,而且差值也变了。 ...


P/N 只有一侧switching?
 楼主| 发表于 2024-7-23 08:45:54 | 显示全部楼层


liuqilong8819 发表于 2024-7-22 22:22
P/N 只有一侧switching?


单端DAC,IN_N连接VCM
微信图片_20240723084540.png
 楼主| 发表于 2024-7-23 10:41:28 | 显示全部楼层


DT27 发表于 2024-7-22 20:58
跟时钟相关的影响我认为有可能是电荷注入或是时钟溃通这两者所造成
关于电荷注入可以参考这篇帖子
https:// ...


尝试一下
发表于 2024-7-24 11:44:22 | 显示全部楼层
我遇到的情况是比较时刻,P/N端输入都会抬高,并且抬高值和输入电平有关,感觉是时钟馈通。如果没有好的消除办法打算带着这个波动向下走了。
 楼主| 发表于 2024-7-24 15:56:56 | 显示全部楼层


jade175 发表于 2024-7-24 11:44
我遇到的情况是比较时刻,P/N端输入都会抬高,并且抬高值和输入电平有关,感觉是时钟馈通。如果没有好的消 ...


听上面有一个大哥的,加了电容,P端口抖动不太厉害了,比较速度下降很多,N端口抖动还是比较厉害,我现在的方案是静态预防大级在加动态比较级,这样基本没有抖动,但是比较速度慢。
发表于 2024-7-24 16:24:16 | 显示全部楼层
kick back noise

Figueiredo_Vital_2006_Kickback noise reduction techniques for CMOS latched comparators.pdf

285.11 KB, 下载次数: 5 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2024-7-24 16:47:01 | 显示全部楼层


学到了,谢谢

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 06:47 , Processed in 0.022938 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表