找回密码
登录 注册
举报
时钟溃通说明
20231725 发表于 2024-7-22 09:32 这个抖动是时钟比较完后,DAC已经建立好了,但是时钟开始比较时,两端电压都下降,而且差值也变了。 ...
liuqilong8819 发表于 2024-7-22 22:22 P/N 只有一侧switching?
DT27 发表于 2024-7-22 20:58 跟时钟相关的影响我认为有可能是电荷注入或是时钟溃通这两者所造成 关于电荷注入可以参考这篇帖子 https:// ...
jade175 发表于 2024-7-24 11:44 我遇到的情况是比较时刻,P/N端输入都会抬高,并且抬高值和输入电平有关,感觉是时钟馈通。如果没有好的消 ...
Figueiredo_Vital_2006_Kickback noise reduction techniques for CMOS latched comparators.pdf
2024-7-24 16:24 上传
点击文件名下载附件
285.11 KB, 下载次数: 8 , 下载积分: 资产 -2 信元, 下载支出 2 信元
sunx_x 发表于 2024-7-24 16:24 kick back noise
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-4-19 10:58 , Processed in 0.025234 second(s), 8 queries , Gzip On, MemCached On.