LVS一直显示MOS的衬底未连接

hwt953471811 · 发表于 2024-7-17 11:01:52

yguvyg 发表于 2024-7-17 10:56
不是所有管子的衬底都接源端的，一切已电路为主，你这问题问的就让人没法回答，只有版图的截图没用电路的 ...

登录/注册后可看大图

我所有的mos都是源和衬底相连

maomao198477 · 发表于 2024-7-17 11:04:11

剖面图多看看！要多练了

David.Z · 发表于 2024-7-17 11:05:04

粗略一看你这黄色框里面应该是NMOS的衬底接触孔，但是看你版图上每排NMOS的衬底电位不一致，在CMOS工艺里面所有的NMOS共用一个PSUB，也就是衬底，如果你这个是CMOS工艺那你这个接法行不通，正常情况下应该是所有普通的NMOS衬底都接一个电位，也就是地，如果个别NMOS的衬底需要单独接一个电位，那需要使用dnwnmos或者自己做个DNW，你这个我觉得最好把电路改一下共用一个衬底电位。

ZN0001 · 发表于 2024-7-17 11:41:55

你的衬底电位不同，所以应该放在ISO隔离开

IvyPong · 发表于 2024-7-17 11:50:07

衬底没体现，而且电位也不一样

hwt953471811 · 发表于 2024-7-17 11:51:07

ZN0001 发表于 2024-7-17 11:41
你的衬底电位不同，所以应该放在ISO隔离开

这个ISO隔离怎么画呀

王玉 · 发表于 2024-7-17 11:52:49

看一下你的电路啊，你这衬底很明显接的有问题，都没有区分开。

hwt953471811 · 发表于 2024-7-17 11:57:47

王玉发表于 2024-7-17 11:52
看一下你的电路啊，你这衬底很明显接的有问题，都没有区分开。

登录/注册后可看大图

ZN0001 · 发表于 2024-7-17 13:34:47

hwt953471811 发表于 2024-7-17 11:51
这个ISO隔离怎么画呀

i不知道你的PDK库里有没有，有的话i调ISO

王玉 · 发表于 2024-7-17 13:53:09

hwt953471811 发表于 2024-7-17 10:59
我电路设计就是所有mos的衬底和源相连

你要区分开每一个衬底啊，很明显看你电路。是管子的衬底的都是不一样的，你的版图连接是虽然用金属看似连接在一起了，实际上你没有区分开啊。
所有的管子还是连接到了一个pw啊。我不知道你是什么工艺的，你如果非要这么设计，可以考虑一下加psub2或者subd这种的隔离层，或者是直接是放到dnw里面，来实现物理的隔离。

[求助] LVS一直显示MOS的衬底未连接

点评

站长推荐 /2