为什么输入频率越高，ADC的总谐波失真THD越差？

kjhe · 发表于 2024-7-14 19:51:47

登录/注册后可看大图

fcm5658779 · 发表于 2024-7-14 19:51:48

采保的建立时间不足是一个很重要的方面，随着建立时间的不足，你可以理解成抖动的影响变大。另外就是相关的AFE电路，它的线性度随着频率提升也会下降，这个贡献在TI ADC里也是不可忽略的

kjhe · 发表于 2024-7-15 10:07:21

频率超出奈奎斯特频率可以理解，因为发生了频谱混叠。
但在奈奎斯特频率内也会出现这种情况，该怎么理解呢？
有个说法是输入频率越高，采样电路的失真越大，除此之外，还有别的模块贡献失真吗，比如DAC、比较器？

wandola · 发表于 2024-7-15 10:47:29

很正常，settling经常不够。

采样的开关的distortion等等

kjhe · 发表于 2024-7-15 14:14:27

fcm5658779 发表于 2024-7-15 10:59
采保的建立时间不足是一个很重要的方面，随着建立时间的不足，你可以理解成抖动的影响变大。另外就是相关的 ...

就是说输入频率增加，主要是导致ADC里采样电路的线性度恶化，DAC、比较器等其它模块的线性度与输入频率增加基本无关吗？

fcm5658779 · 发表于 2024-7-15 14:32:30

kjhe 发表于 2024-7-15 14:14
就是说输入频率增加，主要是导致ADC里采样电路的线性度恶化，DAC、比较器等其它模块的线性度与输入频率增 ...

有关啊。主信号链路上任何一个器件或者模块的线性度变差，最后都会反应成你的THD变差。只是采保和AFE是最明显的。

kjhe · 发表于 2024-7-15 15:22:23

fcm5658779 发表于 2024-7-15 14:32
有关啊。主信号链路上任何一个器件或者模块的线性度变差，最后都会反应成你的THD变差。只是采保和AFE是最 ...

明白了感谢

[求助] 为什么输入频率越高，ADC的总谐波失真THD越差？