请教各位TSMC N28的工艺选择

JekinBrown

根据T28的官方文档\cybershuttle（booking）来看，TSMC N28节点包含的Logic工艺有：

1.HP
2.HPL
3.HPM
4.HPC
5.HPCP（即HPC+）
6.ULP
7.LP
由于组内HPCP的流片性能欠佳（主要是功耗上），所以想换工艺看看。简单说一下情况：
组内目前需要做SRAM存储，并且可能需要对SRAM bitcell本身做出一定的修改以支持设计，这就分两种情况：
1.直接使用Logic工艺的PDK管子手搭SRAM（之前就是用HPCP试过，效果不理想，漏电爆炸）
2.使用TSMC提供的foundry cell工艺（不管是直接用memory compiler，还是自己用foundry cell重新搭，虽然自己重新搭比较麻烦还要过验证）；
据我了解，fab厂的SRAM process在对应的Logic工艺下又有不同：
（“->”代表SRAM cell offering）
1. HP -> HP
2. HPL -> HPL
3. HPM -> HPM-GL和HPM-LL
4. HPC -> HPC-GL和HPC-LL
5. HPCP -> HPCP-GL和HPCP-ULL(for RF)（后面这一个很不懂，是单纯用于RF吗？）
6. ULP -> ULP
7. LP（暂时没有LP的资料）
另外对非存储其他电路的频率要求没有那么高，高并行计算和低功耗之间可能更偏向后者。
综合来看，想请教各位行家/有经验的朋友何种工艺更加适合？以及对应工艺下的SRAM工艺的区别有多大（面积和功耗方面）
————————————————————
组内有代理，但是代理并不管事；况且一个一个工艺发过来仿真验证也是比较麻烦的，所以来网上叨扰各位，给自己寻个方便了。
另外可能我表述内容也有错误或信息不对的地方，也请指正、谅解！谢谢！

andyfan

HPM/HPC/HPCP本质是一个，HPC是HPM收corner之后的版本，HPCP是更优化的版本。ULP本质就是HPCP在0.7工作。

至于SRAM，GL/LL/ULL就是漏电不同的CELL，漏电低的，速度就慢这个一定的。

你如果要低功耗，可以考虑0.7V的ULP，只要能达到你的performance。

HP理论是performance最强版本，做CPU之类的，现在用的很少吧，有这个需求的都跑去5nm/3nm了。HPL是P管没有SIGE的版本，用的人也很少；LP是GATE还是POLY的版本，也几乎没什么人用了。

JekinBrown

andyfan 发表于 2024-7-13 13:37
HPM/HPC/HPCP本质是一个，HPC是HPM收corner之后的版本，HPCP是更优化的版本。ULP本质就是HPCP在0.7工作。

...

您好，非常感谢您的回复！不过工艺方面确实我了解甚浅，有几个疑惑的地方：
1. 请问您说的HPC/HPCP“收corner”具体是什么意思？是指corner更紧吗？

                               
登录/注册后可看大图

2. 您说LP的GATE仍旧是POLY，可是HPCP下GATE不应该也是POLY吗？是否是我理解有误？

                               
登录/注册后可看大图

图源 TN28CLDR002

我们流片也是试验性的，选28主要还是成本考虑了；至于漏电低速度慢肯定是这样，但主要是没有一个量级的概念（比如quick reference table之类来对比看看 ）

——+——+——+——+——+——+——+——+——+——+——+——+——+——+——+（分界线）
2024/7/17
自己摸索了一下，大致了解您的意思了。
1.

“收corner”的理解是对的，类似于减小工艺变异性/波动；

2.LP的GATE是poly，应该是想表达LP仍采用传统的多晶硅栅极，但HP以上均使用了HKMG；

这么一来，我的理解是：带有HP的，除了HPL，最优化的/性能和漏电最佳的版本就是HPCP；除此以外，则分成了LP、ULP，具体看看是否符合需求。不知这么分类是否合理。

binnq

感谢

Ayush742

very effective

dolamos

kan kan