几个DRC报错求助！

hebinyu

有几个DRC报错看不明白，特来求助一下大家

PDK使用的是tsmc 28nm，目前需求是画的一个block 不是整个芯片，目前知道dummy那些可以不用管
但是这几个报错在画最基本的反相器也会报错，但是实在不知道是啥意思，点击报错的地方不是像最后图上一样是整个栅极圈起来，就是一整个电路外面一圈高亮。

yguvyg

其实drc报的看不懂的可以在design rule里找到图解的

别刀

2、需要po dummy，注意width 。3、需要第二个po dummy，注意width。4、注意po间距。5、注意PM层，补些PM

haydnzhang

用PDK调一个pmos或nmos。两边需要poly dum的，DRC错就没有了。

hebinyu

yguvyg 发表于 2024-7-11 14:15
其实drc报的看不懂的可以在design rule里找到图解的

之前有看过，但还是个别没有图示的，然后还有一些比较抽象

hebinyu

haydnzhang 发表于 2024-7-11 14:54
用PDK调一个pmos或nmos。两边需要poly dum的，DRC错就没有了。

感谢感谢，原来我调用的这个就是有的，但是我没打开这个dummy选项。
另外请问一下这个错误是不是在block级可以忽略的呀，我看这里说的是IP级库忽略，但不确定是不是和我理解的是一样的。

PO.R.19 { @ Floating gate is prohibited if the effective source/drain are not connected together. Floating gate in the DRC is as follows: (1) GATE without Poly CO (2) GATE with Poly CO but not connected to MOS OD, STRAP or PAD. (3) It is not a floating gate if the GATE is connected to OD by butted CO in SRAM bit cell. The effective source/drain in DRC is as follows: (1)Source/drain is connected to different {MOSOD NOT PO}, STRAP, Gate, or PAD. This rule is only checked on the whole chip, not on the IP level   
  (Float_GATE_check INTERACT NSDu > 1 BY NET) NOT INSIDE SRAM_WAIVE_N28
  (Float_GATE_check INTERACT PSDu > 1 BY NET) NOT INSIDE SRAM_WAIVE_N28
}

hebinyu

别刀 发表于 2024-7-11 14:31
2、需要po dummy，注意width 。3、需要第二个po dummy，注意width。4、注意po间距。5、注意PM层，补些PM ...

感谢！这几个都解决了。(*^▽^*)

wesley_wan

要学会使用BOUNDARY cell

haydnzhang

block,IP也要过drc.
这个小尺寸如是单独使用。两边一定要加poly DUM。
如：inv nand等。一片mos n=? ,放完mos两边要加poly DUM.
好的办法是看之前的版本。

hebinyu

haydnzhang 发表于 2024-7-11 15:34
block,IP也要过drc.
这个小尺寸如是单独使用。两边一定要加poly DUM。
如：inv nand等。一片mos n=? ,放完m ...

就是比如NMOS摆放完之后，在最左边的NMOS放下面图片上的两个，然后最右边的NMOS放这Right的两个，然后中间的NMOS就left和Right的都不用嘛。
不过还有个更好奇能不能忽略的是上面回复您的PO.R.19这个浮动栅极的错误，这个我看着也好抽象。

Thanks♪(･ω･)ﾉ

                               
登录/注册后可看大图