在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 406|回复: 7

[求助] 想问一下基础的bandgap设计

[复制链接]
发表于 2024-7-10 19:54:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
初步学习bandgap知识后我想照着b站有的资料进行仿真学习,但是出现了一些问题

当运放的增益取的太大时,pmos栅压太大进入截止区,增益取小了,运放输入端电压不相等,导致后续仿真出现一系列的问题
还想请问一下在实际情况中,管子的宽长比如何确定,现看到的教程似乎都是一笔带过。
8fed2fe9975f4a7c3f49a9924d48b4a.png
发表于 2024-7-10 21:27:43 | 显示全部楼层
运放接错了吧
 楼主| 发表于 2024-7-10 21:51:14 来自手机 | 显示全部楼层


zhuxiaowen 发表于 2024-7-10 21:27
运放接错了吧


请问是哪里有问题,左边不是反馈系数大接成负反馈吗
发表于 2024-7-11 09:15:25 | 显示全部楼层
Q0/Q1换一下吧,
发表于 2024-7-11 09:18:12 | 显示全部楼层
两个三极管的并联个数搞反了
发表于 2024-7-11 09:37:24 | 显示全部楼层
vpnp的位置交换一下
发表于 2024-7-11 10:29:24 | 显示全部楼层
本帖最后由 Liu_Suyang 于 2024-7-11 10:31 编辑

R0那个产生ptat电流的电阻,要放在三极管并联个数多的支路上,因为个数多,所以VBE低,电阻上面电压比下面电压高,从而电流从上向下流。

另外,如果上面的PMOS栅极太高,进入linear的话,可以在保持支路电流不变的情况下,减小一点W/L,这样VGS就大了。
 楼主| 发表于 2024-7-11 10:31:12 | 显示全部楼层
谢谢各位目前我发现是pnp的并联个数错了,不好意思有点蠢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-17 03:39 , Processed in 0.019135 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表