在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1057|回复: 14

[求助] 求助,tessent的mbist流程中Jtag设置问题

[复制链接]
发表于 2024-7-2 18:55:05 | 显示全部楼层 |阅读模式
200资产
目前正在学习使用tessent完成数字电路的mbist,希望能够得到各位前辈的指导!

tessent生成mbist电路时报了violation,后面仿真也会报violation。仿真的violation显示时序违例出现在文件adk.v。

                               
登录/注册后可看大图


这个adk.v文件是我从官方例程里复制来的。我的项目其实并不需要这个adk.v。
我在做mbist时,还使用了官方例程的adk.tcelllib,如果不加这个文件的话,Jtag又总会报错显示tck,tms,tdo,tdi这些端口没有ipad和opad(但是我自己写了一个ipad.v和opad.v却无法识别)。因此我只能继续使用adk.tcelllib和adk.v。

目前的问题就在于此,我不知道这几步的操作出了多少问题,我认为必须使用自己的pad.v替换掉adk.tcelllib里面的 model ipad和model opad,这个想法是否是正确呢?
我应该如何给Jtag的端口增加pad呢?我应该如何给Jtag的端口复用呢?如何使用fab的cell lib而不是tessent例程里的adk.v和adk.tcelllib?

我想我的步骤应该存在很多不对的地方,我想先确保步骤与流程正确再开始消除这些error和violation。如果我当前的操作步骤已经出错了,希望大佬能够直接指出,万分感谢!

最佳答案

查看完整内容

问一下,你的mbist在sta阶段没有时序违例吗?
发表于 2024-7-2 18:55:06 | 显示全部楼层
问一下,你的mbist在sta阶段没有时序违例吗?
 楼主| 发表于 2024-7-3 10:42:30 | 显示全部楼层


DFTbin 发表于 2024-7-3 10:31
问一下,你的mbist在sta阶段没有时序违例吗?


sta阶段?我是用rtl生成的mbist电路,还没检查电路时序。然后再把tessent生成的rtl加进我项目的rtl中,只是做了前仿真,还没有把rtl综合,不知道为什么报violation。

此外,tessent生成mbist电路时,在check_design_rules这一步,也报了Warning: Rule FN2 violation occurs 84 times.

                               
登录/注册后可看大图


 楼主| 发表于 2024-7-3 11:12:48 | 显示全部楼层
比如指令read_cell_library ../library/adk.tcelllib,这个命令读取了adk.tcelllib文件的IO pad。这个文件是否需要或者说是能否替换成其他的pad.v文件呢?
 楼主| 发表于 2024-7-3 11:30:35 | 显示全部楼层


DFTbin 发表于 2024-7-3 10:31
问一下,你的mbist在sta阶段没有时序违例吗?



                               
登录/注册后可看大图

 楼主| 发表于 2024-7-3 11:37:58 | 显示全部楼层


DFTbin 发表于 2024-7-3 10:31
问一下,你的mbist在sta阶段没有时序违例吗?


感谢回复,我在做mbist时,使用指令extract_icl时,出现了violation,Warning: Rule FN1 violation occurs xxxx times。我在另一条评论里单独发了截图,不知道能否看到。

我项目的rtl单独做过前仿和综合与后仿真,都是没有问题的。只是使用tessent做mbist时却报了violation,区别就在于项目的rtl使用的是fab的cell lib,而mbist使用了tessent的cell lib。因此现在想用我自己的cell lib来替换,但是却总会报error,无法识别我的cell,比如我自己写一个pad.v想用来给TAP的端口加上pad(但报错)。

点评

你自己的cell lib有没有经过处理,符合tessent的要求,一般直接用fab的lib可能是不行的。  发表于 2024-7-3 14:03
发表于 2024-7-3 15:58:06 | 显示全部楼层

点评

进不了  发表于 2024-7-5 10:50
发表于 2024-7-5 15:08:51 | 显示全部楼层


John_Zhang 发表于 2024-7-3 15:58
https://wx.zsxq.com/dweb2/index/group/88888251481852
可以找找答案


可以了
 楼主| 发表于 2024-7-11 14:35:12 | 显示全部楼层
现在已经成功把cell从.v文件转成了.tcelllib文件了,只有一个opad会报错,还需要再修改一下。

但是仍然存在violation,也就是使用指令extract_icl时,出现了violation,Warning: Rule FN1 violation occurs xxxx times。我本以为使用我自己的cell可以消除掉这个violation的,不知道如何处理这些violation。
比较奇怪的是,我现在想用rtl做前仿真,没有添加网表,不清楚为什么会出现时序违例。
发表于 2024-7-12 17:23:53 | 显示全部楼层


Mark_Iain 发表于 2024-7-11 14:35
现在已经成功把cell从.v文件转成了.tcelllib文件了,只有一个opad会报错,还需要再修改一下。

但是仍然存 ...


青椒一下, 你是如何将cell.v转换为.tcelllib文件的呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 23:58 , Processed in 0.058804 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表