在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 648|回复: 3

[资料] Synopsys 2018 System Verilog and UVM Lab files

[复制链接]
发表于 2024-6-27 10:46:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 lianyi1990 于 2024-6-27 10:47 编辑


ces_sva_2018.09.tar.gz
ces_svtb_2018.09.tar.gz

ces_uvm-1.2_2018.09.tar.gz
SystemVerilog UVM Workshop Student Guide 2018.09.pdf
SystemVerilog UVM Workshop Lab Guide 2017.03.pdf


ces_svrtl_2018.06.tar.gz
sv-rtl-2019-03-lab guide .pdf


see

https://bbs.eetop.cn/thread-971859-1-1.html

https://bbs.eetop.cn/forum.php?mod=viewthread&tid=971859&page=1#pid11246439

发表于 2024-6-27 11:35:23 | 显示全部楼层
赞一个~
发表于 2024-6-27 13:45:39 | 显示全部楼层
Thanks for sharing
发表于 2024-6-29 05:29:29 | 显示全部楼层
Thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 00:30 , Processed in 0.017748 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表