设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Synopsys 2018 System Verilog and UVM Lab files
123
返回列表 发新帖
楼主: lianyi1990

[资料] Synopsys 2018 System Verilog and UVM Lab files

[复制链接]
formeenjoy
发表于 2025-1-12 21:28:47 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

sanketatudemy
发表于 2025-1-21 18:40:43 | 显示全部楼层
great help
回复 支持 反对

举报

bruce2246
发表于 2025-2-4 17:40:49 | 显示全部楼层
thanks ~~~
回复 支持 反对

举报

dwu_eagle2016
发表于 2025-2-7 16:29:11 | 显示全部楼层
感谢楼主分享
回复 支持 反对

举报

lwjsdu
发表于 2025-2-19 10:47:53 | 显示全部楼层
thx for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

LuckyCoCo
发表于 2025-2-27 11:01:02 | 显示全部楼层
This is very helpful for me，thanks for you！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gobar25
发表于 2025-3-13 20:47:42 | 显示全部楼层
where is ces-sva-2018.09 lecture guide ?
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gobar25
发表于 2025-3-13 20:52:09 | 显示全部楼层
svrtl lecture guide pdf ???
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-4 04:36 , Processed in 0.022595 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表