在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 196|回复: 2

[求助] 全差分噪声仿真,CMOS模拟集成电路设计与仿真实例-基于Cadence

[复制链接]
发表于 4 天前 | 显示全部楼层 |阅读模式
100资产
按照CMOS模拟集成电路设计与仿真实例-基于Cadence这本书的设置进行仿真搭建,为什么结果仿真输出噪声大于输入噪声啊,加入斩波之后也是同样的问题,加入斩波之后的输出噪声积分大于等效输入噪声积分,这是为什么啊,求助求助
以下图片均为未加入斩波的情况

1-40M噪声积分结果,等效输入噪声大于等效输出噪声,感觉很奇怪

1-40M噪声积分结果,等效输入噪声大于等效输出噪声,感觉很奇怪

这是噪声仿真曲线,输入噪声大于输出噪声

这是噪声仿真曲线,输入噪声大于输出噪声

这是仿真电路图的搭建

这是仿真电路图的搭建

1-400M噪声积分结果,等效输入噪声大于等效输出噪声

1-400M噪声积分结果,等效输入噪声大于等效输出噪声
 楼主| 发表于 4 天前 | 显示全部楼层
全差分用port怎么仿真啊,全差分斩波仿真也是同样的结果
 楼主| 发表于 3 天前 | 显示全部楼层
有没有大佬懂一些,大家一起讨论讨论
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-30 12:36 , Processed in 0.041290 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表