在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1236|回复: 10

[求助] virtuoso的原理图和版图如何短接两根不同名的线,且不会让lvs报错

[复制链接]
发表于 2024-6-24 13:29:09 | 显示全部楼层 |阅读模式
10资产
v绘制版图和原理图时,如何正确的让两根不同名的线短接,因为一根是输入,一根是输出

                               
登录/注册后可看大图
,在版图上这两个label也是打在两根短接的线上,一个METAL1,一个metal2

发表于 2024-6-24 14:25:49 | 显示全部楼层
用金属电阻或者basic里0欧姆的test电阻连起来
发表于 2024-6-24 14:54:32 | 显示全部楼层
M2 res 画一块
发表于 2024-6-25 14:06:47 | 显示全部楼层
加一个金属电阻
发表于 2024-6-25 14:45:39 | 显示全部楼层
可以使用Pathcord
WM-d58c9678-3afb-4dfb-aa4f-a02d4590e2dd.jpg
 楼主| 发表于 2024-8-11 14:30:58 | 显示全部楼层


이지은 发表于 2024-6-24 14:25
用金属电阻或者basic里0欧姆的test电阻连起来


金属电阻会影响结果,0电阻试了,会有报错
发表于 2024-8-12 10:02:57 | 显示全部楼层
按5楼说的可以,0电阻的话你得加一句filter R(RP)
发表于 2024-8-12 10:11:48 | 显示全部楼层
加个switch呀或者RC_cut呀
发表于 2024-8-12 10:34:22 | 显示全部楼层
总之你要加个device ,不然过不了
 楼主| 发表于 2024-8-14 17:43:29 | 显示全部楼层
好的,谢谢大家了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 08:40 , Processed in 0.028055 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表