设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VerilogHDL程序设计实例详解

12 / 2 页

发新帖

楼主: 齐天大胜

[资料] VerilogHDL程序设计实例详解

发表于 2024-11-8 16:03:26 | 显示全部楼层

VerilogHDL程序设计实例详解.part1.rar 24 MB, 下载次数: 57 , 下载积分: 资产 -7 信元, 下载支出 7 信元 VerilogHDL程序设计实例详解.part2.rar 18.49 MB, 下载次数: 53 , 下载积分: 资产 -6 信元, 下载支出 6 信元

回复支持反对

发表于 2024-11-16 21:50:35 | 显示全部楼层

感谢分享

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-26 15:38 , Processed in 0.014999 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表