自举电路放进adc里面采样波形变差

Nuyoah0812 · 发表于 2024-6-20 21:19:55

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

自举电路单独仿真性能正常12bit，放进adc里面采样波形变差，放出来为8bit，采到的信号没有完全跟随输入，在中间有变动，不知道是什么原因

w453 · 发表于 2024-6-21 14:43:11

仿真自举电路的时候，时钟是否与采样时钟一致，是否有时序错误，信号幅度是否有问题；另外，采样电容容值是否有更改

Nuyoah0812 · 发表于 2024-6-21 20:04:14

w453 发表于 2024-6-21 14:43
仿真自举电路的时候，时钟是否与采样时钟一致，是否有时序错误，信号幅度是否有问题；另外，采样电容容值是 ...

采样时钟是一致的，放进整体adc电路里面参数值都没有改变。另外请问下信号幅度有问题是指什么呢没太明白。这里出错的就是放进整体电路仿真信号幅度有变化不跟随输入信号，是采样管导通电阻产生变化了吗？

w453 · 发表于 2024-6-21 23:38:32

贴一下电路吧，主要是采样开关这里的，我说幅度，我是怕你adc里面幅度大，实际信号建立并不完全导致；还有单说我确实也不知道问题出在哪里，贴个图结合一下

Nuyoah0812 · 发表于 2024-6-22 18:26:00

登录/注册后可看大图

这个是采样开关的电路

w453 · 发表于 2024-6-24 14:11:37

外部电路也截一下吧，包括单独测试栅压自举电路的时候的负载，以及实际电路的后端电路

w453 · 发表于 2024-6-24 14:12:51

看一下栅压自举电容两端分别的电压波形

Nuyoah0812 · 发表于 2024-6-24 15:59:49

w453 发表于 2024-6-24 14:11
外部电路也截一下吧，包括单独测试栅压自举电路的时候的负载，以及实际电路的后端电路 ...

单独测试的时候接的和电容阵列差不多大的电容负载，实际上后面接的就是电容阵列和比较器，但是比较器我之前有设置成在采样阶段与比较器断开，波形没什么变化。后面将字句开关换成理想的后，波形是对的

Nuyoah0812 · 发表于 2024-6-24 16:06:02

w453 发表于 2024-6-24 14:12
看一下栅压自举电容两端分别的电压波形

bc分别为自举电容两端电压,我看了下在采样期间采样电容两端电压差基本没有变化

登录/注册后可看大图

w453 · 发表于 2024-6-24 23:03:08

个人认为，你的采样开关这里时间常数太大，在采样时间内，并没有建立好，不知道你的时钟周期多少；你可以把采样开关这里的开关电阻调下去，看一下单独仿真和放在SAR ADC里的情况。还有你这个8 bits，怎么测的？

[求助] 自举电路放进adc里面采样波形变差