多个模块组合在一起跑PEX时选择Recognize ａｌｌ ｇａｔｅｓ报LVS有错

miamiamia

多个模块组合在一起跑PEX时LVS　Ｏｐｔｉｏｎｓ选择Recognize　ａｌｌ　ｇａｔｅｓ报LVS有错，但是分别再同样的条件下跑各个小模块的PEX和LVS都不会报错！
请问哪位小伙伴知道这是什么原因导致的？怎么实现组合时跑PEX不报错？

miamiamia

teresa_xie 发表于 2024-6-18 16:10
多个模块组合在一起形成一个top跑pex，input中netlist有勾选export from schematic viewer吗？
一般情况下 ...

我现在的情况有点复杂，看看小伙伴们能不能捋顺是
A　B　C三个小模块组合成一个大模块D
D和E组成大模块F
①如果选择Recognize　ａｌｌ　ｇａｔｅｓ分别跑A、B、C三个模块的LVS和PEX，都不会报错，但是跑D的PEX会识别不了器件

②如果D选择turn off去跑PEX可以通过，但是E选择turn off过不了PEX，E选择Recognize　ａｌｌ　ｇａｔｅｓ才能过PEX；但是D和E跑LVS选择Recognize　ａｌｌ　ｇａｔｅｓ都能过。


③F跑PEX选择turn off，会报E错，选择Recognize　ａｌｌ　ｇａｔｅｓ，会报D错,所以必须把D和E统一成Recognize　ａｌｌ　ｇａｔｅｓ可以过的情况，但是D不能Recognize　ａｌｌ　ｇａｔｅｓ过，所以就出现了①号问题。


另外，我是不选择export from schematic viewer的

Macwen

可能你各个模块的电源地名字不一样？定义一下所有的电源地

teresa_xie

多个模块组合在一起形成一个top跑pex，input中netlist有勾选export from schematic viewer吗？
一般情况下，我不勾选recognize all gate ,会将这个关闭（turn off）；
看起来是能认这个器件，是不是这个器件端口连接错误了？看看顶层的连线是否有误？

miamiamia

Macwen 发表于 2024-6-18 14:45
可能你各个模块的电源地名字不一样？定义一下所有的电源地

各个模块的源都是VDD和VCC，顶层也是VDD和ＶＣＣ，有的模块地是VSS，有的是GND，但是这些模块都汇总到了VSS，需要改吗？

                               
登录/注册后可看大图

teresa_xie

miamiamia 发表于 2024-6-18 16:40
我现在的情况有点复杂，看看小伙伴们能不能捋顺是
A　B　C三个小模块组合成一个大模块D
D和E组成大模块F

如果没有理解错误就是turn off时： D（ABC）过，E不过，导致顶层F不过；
那你看看E不过报的错误是什么？我之前犯得的错误是三输入或者两输入的门端口标识错误，导致连线错误，最后导致顶层也有错误，找了很久才发现；
如果查出错误并修改，E过了，那F也应该过了吧，毕竟底层都跑过了。

miamiamia

teresa_xie 发表于 2024-6-18 16:57
如果没有理解错误就是turn off时： D（ABC）过，E不过，导致顶层F不过；
那你看看E不过报的错误是什么？ ...

谢谢，确实需要一一排查才能发现错误，我现在所有的模块ｔｕｒｎ　ｏｆｆ　都可以过，但是有一个底层，选recognition过不了，我再看看能不能两种全都过

补充内容 (2024-11-14 16:09):
底层模块使用的net名字导致的，lvs规定了VDD？都是电源，但是底层net使用了VDD_X的名字，导致被识别成电源了