USB IP Verilog 讲解视频课程已全部录完

dodoee · 发表于 2024-6-14 17:59:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

USB IP Verilog 讲解视频课程已全部录完，总共大概12个小时的课程，逐行讲解了USB IP全部的RTL Code（full speed），在code 讲解过程中结合Modelsim 仿真波形，穿插讲解了涉及到的USB 协议，比如总线复位， DATA0/DATA1 Toggle 机制，EndPoint ，Verilog 的组合逻辑、时序逻辑及状态机的描述等内容。
下面是课程的基本框架：
1.USB IP的框架及数据流；
2. Testbench 的code 讲解;
3. device_core的code讲解;
4. sie_tx 的code讲解;
5. sie_ep 的code讲解;
6. fifo 的code讲解;
7. rf 的code讲解;
8. crc16 的code讲解;
sie_rx 在免费的课程中讲过了，device_core中有sie_rx 剩余code的讲解。
淘宝搜 malogic 可找到店铺购买。

以上为讲解的对应verilog file

jiangnaner · 发表于 2024-6-14 20:13:33

谢谢

2296811808 · 发表于 2024-6-15 00:46:37

666666666

chirubak · 发表于 2024-6-15 13:18:15

kan xie

leonard30 · 发表于 2024-6-16 09:01:52

Thanks for sharing.

binnq · 发表于 2024-6-26 12:04:00

感谢

binnq · 发表于 2024-6-26 17:13:28

感谢

757453962 · 发表于 2024-6-29 17:22:00

看一下

binnq · 发表于 2024-7-2 11:13:59

感谢

[原创] USB IP Verilog 讲解视频课程已全部录完

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1