版图上如何减少寄生电容

yl_070 · 发表于 2024-6-12 19:36:23

您需要登录才可以下载或查看，没有账号？注册

x

在提取寄生参数时，如果只提取R，后仿真是没有问题的
如果提取R+C，后仿真性能变差了一些
如果提取了R+C+CC，后仿真性能变差了很多
有哪些办法减少寄生电容呢

younng · 发表于 2024-6-12 20:42:26

你只需要百度一下或者上B站看看视频，最主要的问题是你根本没有版图的概念

yl_070 · 发表于 2024-6-12 23:40:16

younng 发表于 2024-6-12 20:42
你只需要百度一下或者上B站看看视频，最主要的问题是你根本没有版图的概念 ...

好的好的，我去学习一下

Abaoapple · 发表于 2024-6-13 09:51:44

从版图角度，metal细一点短一点（和sub交叠的面积小一点）离开sub远一点（用高层metal）对地电容就小一点连线之间的电容的话，两条线横向拉开间距，纵向跳几层线，对互相电容敏感的两条线，避免同层长距离并排走

note30933 · 发表于 2024-6-13 10:10:33

yl_070 · 发表于 2024-6-13 12:23:15

Abaoapple 发表于 2024-6-13 09:51
从版图角度，metal细一点短一点（和sub交叠的面积小一点）离开sub远一点（用高层metal）对地电容就小一 ...

感谢感谢！

yl_070 · 发表于 2024-6-13 12:24:38

note30933 发表于 2024-6-13 10:10
参考下列文件
https://www.design-reuse.com/articles/35350/routing-capacitance-of-adc-channels-reducti ...

感谢感谢!

younng · 发表于 2024-6-13 14:06:02

yl_070 发表于 2024-6-12 23:40
好的好的，我去学习一下

建议你先增强一下版图的空间立体感，你不知道怎么减少寄生就说明你不知道寄生是怎么形成的，比如你画的每层金属的单位电阻值多少，每层之间的电容是多少（pdk上有），打一个孔增加了电阻还是电容。

[求助] 版图上如何减少寄生电容