ESD走线的阻抗要求

leland.li

可以请教下大佬们，在画ESD版图的时候为什么要求走线阻抗越低越好吗？chat-gbt3.5的解释是完整或者正确的？
问了chat-gbt3.5解释的：

• ESD事件响应速度：ESD放电事件发生时，电流传输的速度非常快，通常在纳秒级别。当走线阻抗较低时，电流可以更快地从放电源传输到地，使得ESD事件更快地得到消除，减少对敏感电子器件的损害。
• 信号完整性：在高速数字电路中，信号传输的完整性对于系统的正常运行至关重要。较低的走线阻抗可以减少信号传输过程中的反射和干扰，提高信号完整性，降低信号衰减和延迟。
• 电压分配均匀性：较低的走线阻抗可以确保在ESD放电事件发生时，电压分布比较均匀。如果阻抗高，电流在路径上可能会出现非均匀的分布，导致一部分线段上承受更高的电压，增加了对器件的潜在风险。
• 功耗和热效应：较小的走线阻抗可以减少功耗和热效应。高阻抗走线会引起电流通过产生较大的电压降，从而产生额外的功耗和热量，影响芯片的性能和可靠性。
• EMI（电磁干扰）控制：较低的走线阻抗有助于减少ESD电流引起的电磁噪声辐射和传播。较小的走线长度和阻抗可以降低电磁波辐射源的尺寸，减少对周围电路的干扰。
  
  

Vawell

阻抗低为了满足EM的要求和快速泄放大量电流吧

                               
登录/注册后可看大图