scan 后仿真

fangwang85

请教个问题， scan  serial后仿真 在第502条的时候报了一个reg 的SI timing violation（前面501条都是pass的）。 接着报了一个x态。$setuphold (limits 0.45 , -0.18ns)
clk 到达时间 - SI到达时间=0.08ns。 我理解是setup violation。 但是scan clk的时钟频率是100ns 。 比较慢。pt报了时序都是过的，
setup 余量是98ns ， hold 的余量是0.26ns。   我觉得有点奇怪，前面serial 500条都过了，不应该有时序问题才对。

xiaocat85

看看是不是set/reset信号翻转引起的

fangwang85

xiaocat85 发表于 2024-6-8 22:00
看看是不是set/reset信号翻转引起的

谢谢回复，如果是rst引起的 还有解决办法吗？

xiaocat85

fangwang85 发表于 2024-6-11 09:04
谢谢回复，如果是rst引起的 还有解决办法吗？

可能是recovery removel的timing没有配置好

fangwang85

xiaocat85 发表于 2024-6-11 13:02
可能是recovery removel的timing没有配置好

谢谢回复，确实也报了recrem的timing violation。但是都是 不上chian clk_gen里面的reg 。按理来说 ，应该也不影响仿真啊

xiaocat85

fangwang85 发表于 2024-6-11 13:38
谢谢回复，确实也报了recrem的timing violation。但是都是 不上chian clk_gen里面的reg 。按理来说 ，应 ...

PT里面set case，只看dft的timing，如果没有violation就跟set/reset无关。有个笨方法，用二分法找到dft下发生violation的那个触发器，然后在PT里面单独报这个触发器的时序，对比一下就应该能找到原因

fangwang85

xiaocat85 发表于 2024-6-11 15:16
PT里面set case，只看dft的timing，如果没有violation就跟set/reset无关。有个笨方法，用二分法找到dft下 ...

谢谢回复， pt里面timing都是过的。 就是有点奇怪。我再dump下波形 看看

fangwang85

xiaocat85 发表于 2024-6-11 15:16
PT里面set case，只看dft的timing，如果没有violation就跟set/reset无关。有个笨方法，用二分法找到dft下 ...

报 SI 端口 timing violation的 ，都有个共同特点。都有负沿 。 Warning ：“Negative timing check Did not converge” 。

zxfzpf

fangwang85 发表于 2024-6-11 21:37
报 SI 端口 timing violation的 ，都有个共同特点。都有负沿 。 Warning ：“Negative timing check Did n ...

是不是SDF有啥问题？

bingling512

shift过程reset（如果影响shift过程就有问题了）一直是固定值，应该不会是reset的影响
还是需要dump波形看数据和时钟的关系，对比仿真lib里面的timing 检查描述来分析