ERC错误

yl_070 · 发表于 2024-6-7 22:45:14

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 yl_070 于 2024-6-7 22:47 编辑

PNP晶体管的N端接VSS就会有这个问题，能在版图上解决这个问题吗

练习1坤时 · 发表于 2024-6-8 10:41:31

这个提示的就是N型接地了，版图改的话那就基极不接地了。问问电路原理。

Ztl-cmos · 发表于 2024-6-8 11:02:00

genjudianluyuanlikk

yl_070 · 发表于 2024-6-8 15:12:01

凌通通发表于 2024-6-8 10:41
这个提示的就是N型接地了，版图改的话那就基极不接地了。问问电路原理。

电路原理就是N区接地，那可以不管这个错误吗

qw357 · 发表于 2024-6-8 20:03:57

there should exists an "exception" layer, which helps to avoid this dummy error message when applied over this device.you can just ignore it.

yl_070 · 发表于 2024-6-8 21:41:37

qw357 发表于 2024-6-8 20:03
there should exists an "exception" layer, which helps to avoid this dummy error message when applied ...

learn a lot. thank you

lnxmj · 发表于 2024-6-8 22:20:23

感谢分享

bubushenghua · 发表于 2024-6-9 18:57:30

这个问题我也遇到过。让电路改的原理图。电路这样改的：把电路中所有的PNP三极管中接地的电位与电路中所有NMOS的接地电位区分开。在上一层，它们是同一个电位。就解决了。具体的原因没怎么明白。

bubushenghua · 发表于 2024-6-9 19:01:01

bubushenghua 发表于 2024-6-9 18:57
这个问题我也遇到过。让电路改的原理图。电路这样改的：把电路中所有的PNP三极管中接地的电位与电路中所有 ...

原因是：BG_RTC中的NMOS是制作在DNW里面。而这个电路图中的PNP三极管没有制作在DNW中，它是制作在P-SUB上的。所以必须修改，不能忽略。恳请指正。

yl_070 · 发表于 2024-6-9 21:09:26

bubushenghua 发表于 2024-6-9 18:57
这个问题我也遇到过。让电路改的原理图。电路这样改的：把电路中所有的PNP三极管中接地的电位与电路中所有 ...

请问在上一层，它们是一个电位是什么意思呢

[求助] ERC错误