在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 404|回复: 3

[求助] 如何在cadence下进行buck的环路仿真

[复制链接]
发表于 2024-6-7 11:10:57 | 显示全部楼层 |阅读模式
50资产
之前看到一个方法在 电感和SFB 之间加一个VSIN 然后给出一个50mv左右不同频率sin 在电路稳定状态下进行tran仿真

gain=201og(vsin正端  /vsin负端)   增益表达式  
phase=phsin 正端 -vsin负端  +180     要用DFT 在得到相位  
phase 结果也能从正负端看


这个方法我在用单位增益运放 测试的时候 感觉跟stb结果类似
不知道在BUCK这种电路里面对不对  

有没有大佬知道其他方法 (除  pss  仿真感觉很难收敛)

发表于 2024-6-7 11:31:43 | 显示全部楼层
蹲一个,一直都是用的PSTB仿真
 楼主| 发表于 2024-6-7 13:22:01 | 显示全部楼层


merenguelee 发表于 2024-6-7 11:31
蹲一个,一直都是用的PSTB仿真


PSTB的仿真 是不是需要PSS仿真成功才能用  仿真pss需要一些电路简化
发表于 2024-6-7 16:08:43 | 显示全部楼层


zzz184224 发表于 2024-6-7 13:22
PSTB的仿真 是不是需要PSS仿真成功才能用  仿真pss需要一些电路简化


是的,为了收敛要做简化;
除此以外也可以看系统阶跃响应,这样系统不用简化,更真实,但看不到对应的频率响应


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-21 17:14 , Processed in 0.048281 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表