如何在cadence下进行buck的环路仿真

zzz184224 · 发表于 2024-6-7 11:10:57

之前看到一个方法在电感和SFB 之间加一个VSIN 然后给出一个50mv左右不同频率sin 在电路稳定状态下进行tran仿真

gain=201og（vsin正端  /vsin负端）增益表达式
phase=phsin 正端 -vsin负端  +180    要用DFT 在得到相位
phase 结果也能从正负端看

这个方法我在用单位增益运放测试的时候感觉跟stb结果类似
不知道在BUCK这种电路里面对不对

有没有大佬知道其他方法（除  pss  仿真感觉很难收敛）

merenguelee · 发表于 2024-6-7 11:31:43

蹲一个，一直都是用的PSTB仿真

zzz184224 · 发表于 2024-6-7 13:22:01

merenguelee 发表于 2024-6-7 11:31
蹲一个，一直都是用的PSTB仿真

PSTB的仿真是不是需要PSS仿真成功才能用仿真pss需要一些电路简化

merenguelee · 发表于 2024-6-7 16:08:43

zzz184224 发表于 2024-6-7 13:22
PSTB的仿真是不是需要PSS仿真成功才能用仿真pss需要一些电路简化

是的，为了收敛要做简化；
除此以外也可以看系统阶跃响应，这样系统不用简化，更真实，但看不到对应的频率响应

[求助] 如何在cadence下进行buck的环路仿真

站长推荐 /1



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！