设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog代码

返回列表发新帖

查看: 1814|回复: 6

[资料] verilog代码

发表于 2024-6-5 19:29:14 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

两个CPU verilog代码，一个booth乘法器代码，一个正玄余玄cordic代码

Booth_Multipliers代码.zip

2.28 MB, 下载次数: 40 , 下载积分: 资产 -2 信元, 下载支出 2 信元

2.35 KB, 下载次数: 43 , 下载积分: 资产 -2 信元, 下载支出 2 信元

cpu_verilog代码.rar

3.07 KB, 下载次数: 38 , 下载积分: 资产 -2 信元, 下载支出 2 信元

single_cycle_RISCV_CPU_Design-32bit.zip

5.18 MB, 下载次数: 48 , 下载积分: 资产 -3 信元, 下载支出 3 信元

回复

使用道具举报

发表于 2024-6-5 20:36:53 | 显示全部楼层

感谢分享

回复支持反对

使用道具举报

发表于 2024-6-25 14:31:51 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2024-6-25 15:53:46 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2024-7-4 00:20:09 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2024-7-4 10:57:24 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2024-10-3 16:01:17 | 显示全部楼层

ikanbilis 发表于 2024-7-4 00:20
thanks

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 20:27 , Processed in 0.018267 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表