在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 311|回复: 1

[讨论] 标准单元模块的重掺杂在gds中是如何体现的

[复制链接]
发表于 2024-6-4 11:01:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

                               
登录/注册后可看大图

从网上找了一张理论上的mos管的版图示意图,其中的pmos,p+看起来是分开的,但是我从gds中发现重掺杂往往是铺满整个mos管。



 楼主| 发表于 2024-6-4 16:37:44 | 显示全部楼层
引用自百度,这应该就是为什么重掺杂铺满整个mos的原因


自对准技术与常规技术的工艺步骤完全不同,在常规的MOS技术中是先制作源、漏极,然后再制作栅极;但是自对准技术则是先制作栅极,然后再制作源、漏极。在自对准技术中,实际上就是利用栅极本身作为掩模来进行n源区和漏区的离子注入,使得其间的重叠部分几乎减小到了0

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 21:30 , Processed in 0.035298 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表