设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › SARADC CDAC接入比较器后输出不稳问题
12下一页
返回列表 发新帖
查看: 1367|回复: 19

[求助] SARADC CDAC接入比较器后输出不稳问题

[复制链接]
Vanty
发表于 2024-6-3 22:27:32 | 显示全部楼层 |阅读模式
688资产
SAR ADC对输入信号采样，（vcm时序）采样结束后信号fft17bit符合设计，但是接入比较器（红色的时钟下降AZ结束比较器接入CDAC）之后CDAC电压一直建立不稳，后续的比较中CDAC也无法达到一个稳定的电压，为了debug用的是ahdlib的理想开关（导通电阻忽略不计），请问各位大佬比较器接入会对CDAC造成什么影响，那些因素会造成CDAC建立不稳
回复

举报

xduic
发表于 2024-6-4 08:53:00 | 显示全部楼层
图挂掉了
EETOP创芯人才网简历投递入口
回复

举报

Vanty
 楼主| 发表于 2024-6-4 09:46:18 | 显示全部楼层
fft是对采样后的CDAC输出做的
QQ图片20240603222023.png
QQ图片20240603222116.png
QQ图片20240603222409.png
回复

举报

Vanty
 楼主| 发表于 2024-6-4 09:50:14 | 显示全部楼层


xduic 发表于 2024-6-4 08:53
图挂掉了


你好，图补上了
EETOP创芯人才网职位发布入口
回复

举报

xduic
发表于 2024-6-4 10:23:19 | 显示全部楼层
应该是回踢噪声的影响吧 差分电路是可以缓解的
EETOP创芯人才网简历投递入口
回复

举报

Vanty
 楼主| 发表于 2024-6-4 11:34:39 | 显示全部楼层
是全差分电路，并且做的是16bit的，latch前面有预防大，单独仿比较器，回踢在输入端几乎没有
EETOP创芯人才网职位发布入口
回复

举报

electroniczz1
发表于 2024-6-4 13:54:32 | 显示全部楼层


Vanty 发表于 2024-6-4 11:34
是全差分电路，并且做的是16bit的，latch前面有预防大，单独仿比较器，回踢在输入端几乎没有
...


单仿比较器你是怎么仿回踢的 输入端得挂电容和电阻
EETOP创芯人才网简历投递入口
回复

举报

Vanty
 楼主| 发表于 2024-6-4 14:24:50 | 显示全部楼层


xduic 发表于 2024-6-4 10:23
应该是回踢噪声的影响吧 差分电路是可以缓解的


第二级预防大看到会受回踢影响，到第一级几乎看不到
QQ图片20240604113130.png
EETOP创芯人才网职位发布入口
回复

举报

Vanty
 楼主| 发表于 2024-6-4 14:25:40 | 显示全部楼层


electroniczz1 发表于 2024-6-4 13:54
单仿比较器你是怎么仿回踢的 输入端得挂电容和电阻


电容阵列输入，贴图了
EETOP创芯人才网简历投递入口
回复

举报

xduic
发表于 2024-6-4 14:44:39 | 显示全部楼层


Vanty 发表于 2024-6-4 14:25
电容阵列输入，贴图了


回踢和CDAC的电容大小有关呀 单仿比较器看不出来的吧
回复

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 13:33 , Processed in 0.023756 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表