在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 429|回复: 2

[求助] std的lef抽取,如何指定出pin的具体位置

[复制链接]
发表于 2024-5-30 20:12:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟,最近pr遇到用自建std的抽的lef,工具routing的是时候出pin位置位于m1包ct孔为0的地方,ct孔的m1没有完成与std的m1重合,DRC会把这块地方认成 m1 line end导致m1包孔报错,如图所示,想问一下抽lef的时候如何指定std 出pin的位置,比方说我想把出pin的位置位于场氧区,这边std里面用的是label m1 text标识的pin脚,会把Y输出端的m1都作为出pin的位置,我看有的工艺是用m1 pin标识的pin脚,不知道有没了解这方面的,求助,不然得手动修DRC
std.png
发表于 2024-6-3 17:50:22 | 显示全部楼层
可以用mark层比如你所提到的m1 pin标记出你想出Y PIN的位置,在出LEF的时候把PIN LAYER 定义为M1 drawing AND m1 pin
 楼主| 发表于 2024-6-4 13:22:56 | 显示全部楼层


yuniang 发表于 2024-6-3 17:50
可以用mark层比如你所提到的m1 pin标记出你想出Y PIN的位置,在出LEF的时候把PIN LAYER 定义为M1 drawing A ...


good idea,我看有的工艺的STD cell 的是用pin画的正方形(eg:0.06*0.06)上标识对应的label,这完全符合要求,有点小疑惑的是VDD VSS也是用这么小(0.06*0.06)的出pin,为什么不用pin层cover注电源线(难道是STD cell的电源默认abut,也不影响pr)~   thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 21:17 , Processed in 0.015892 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表