在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

!loginextratip!

!loginextratip!

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 320|回复: 5

[求助] AMS数模混合仿真中的Verilog例化模块报错

[复制链接]
发表于 2024-5-26 17:43:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

问题概述:在同一.v文件中例化了二选一选择器的module,组成四选一选择器,但是TOP层报错未解析。instance 'verilog_MUX4to1_TB.I0@Verilog_MUX4to1<module>.u0' of design unit 'Verilog_MUX2to1' is unresolved in 'what65.Verilog_MUX4to1:functional'.

《详细描述如下》
想使用两个二选一选择器,组成一个四选一选择器,因此写了如下代码:(编译已通过)

图 代码.png
下图分别为激励信号的Verilog、TOP层原理图:
图 激励源.png 图 TOP.png
下图为config配置,可见二选一选择器标红:
图 config.png
无视他,AMS仿真,报错如下:instance 'Verilog_MUX4to1_TB.I0@Verilog_MUX4to1<module>.u0' of design unit 'Verilog_MUX2to1' is unresolved in 'what65.Verilog_MUX4to1:functional'.
图 报错.png

《个人猜测》
难道是调用子模块的方式不对?不能在同一个.v文件下例化?求助

发表于 2024-5-26 20:28:02 | 显示全部楼层
同问,最近要做数模混合仿真,求组各位大神
 楼主| 发表于 2024-5-26 22:25:57 | 显示全部楼层


HIMORAKITA 发表于 2024-5-26 20:28
同问,最近要做数模混合仿真,求组各位大神


兄嘚你也摸一下,有进展please说说
 楼主| 发表于 2024-5-26 22:27:12 | 显示全部楼层
本帖最后由 垂直雨林 于 2024-5-26 22:46 编辑

现在的疑问即为:需要将 被例化模块的文件 放在哪里呢?
同一个library的不同cell就行了吗?不用写到同一个cell的view里面嘛?或者代码需要怎样处理呢?

发表于 2024-5-27 01:05:56 | 显示全部楼层
本帖最后由 zixin1hao 于 2024-5-27 01:07 编辑

可以放同一个文件,config view里 Verilog_MUX4to1 选symbol (或者 external HDL)
然后在AMS options里include这个包含两个mux module的.v文件:

                               
登录/注册后可看大图


 楼主| 发表于 2024-5-27 11:24:28 | 显示全部楼层


zixin1hao 发表于 2024-5-27 01:05
可以放同一个文件,config view里 Verilog_MUX4to1 选symbol (或者 external HDL)
然后在AMS options里incl ...


谢谢前辈!两个方法都跑通了!不胜感激❀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-17 18:46 , Processed in 0.069399 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表