问题概述:在同一.v文件中例化了二选一选择器的module,组成四选一选择器,但是TOP层报错未解析。instance 'verilog_MUX4to1_TB.I0@Verilog_MUX4to1<module>.u0' of design unit 'Verilog_MUX2to1' is unresolved in 'what65.Verilog_MUX4to1:functional'.
《详细描述如下》
想使用两个二选一选择器,组成一个四选一选择器,因此写了如下代码:(编译已通过)
下图分别为激励信号的Verilog、TOP层原理图:
下图为config配置,可见二选一选择器标红:
无视他,AMS仿真,报错如下:instance 'Verilog_MUX4to1_TB.I0@Verilog_MUX4to1<module>.u0' of design unit 'Verilog_MUX2to1' is unresolved in 'what65.Verilog_MUX4to1:functional'.