在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 939|回复: 3

[求助] LVS Option里Gate如何设置?

[复制链接]
发表于 2024-5-18 16:00:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位前辈好!小弟发现LVS Option里可以设置Gate Filter选项。请问这个一般怎么用?这里一般选什么可以加快通过LVS的速度?

Gate Filter

Gate Filter
发表于 2024-5-20 10:25:16 | 显示全部楼层
用于LVS验证时过滤一些DUMMY器件
企业微信截图_17161718382752.png
发表于 2024-5-20 14:31:19 | 显示全部楼层
个人想法:电路和版图最好完全match,毕竟还要进行后仿,一些器件是否产生影响不确定;
之前用的时候Gate Recognition :选择turn off (因为如果有一些std cell 像与非、或非端口标记反了,跑lvs有时可能会报一些假错,导致跑顶层,报出更多错,所以一开始就选择关闭,固定端口)
Filter Unused Device Option : 主要用来过滤dummy的。如PMOS NMOS RES Bipolar,要看你自己实际版图是什么样的
如:电流镜两边放置了dummy mos ,四端都接电源/地,那就勾选AG (后面有它的描述:mos器件所有断连接在一起,包括B端);dummy 电阻,dummy bipolar 也是同理,按照连接方式,进行勾选即可。
发表于 2024-5-20 15:31:45 | 显示全部楼层
想要跑LVS跑得快,你只能在Run Control里面的Run calibre选择multi Threaded多线程跑会快一点。Gates里面有器件各端口悬空,短接这样的忽视选项,这些并不会让你LVS跑得更快。3楼说得对,勾选一些不清楚的可能会产生不必要麻烦。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 02:09 , Processed in 0.018404 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表