SAR ADC电容阵列上级板提参寄生电容占10%怎么办？

kjhe · 发表于 2024-5-16 09:22:16

smic0.18工艺，6bit SAR，总电容4.6pF；

提参电容阵列上级板提参寄生电容占10%，这个比例正常吗，有什么办法可以降低寄生电容？

假设电容匹配较好的情况下，上级板寄生电容是不是仅引起增益误差的量化范围削减，不会影响ADC的线性度？

IC菜鸟plus · 发表于 2024-5-16 09:29:33

寄生电容式对地的还是？对地的采用高层金属的电容可以减小寄生电容

fireeyes · 发表于 2024-5-16 09:37:16

6bit 就4.6pF .....

kjhe · 发表于 2024-5-16 10:13:09

IC菜鸟plus 发表于 2024-5-16 09:29
寄生电容式对地的还是？对地的采用高层金属的电容可以减小寄生电容

解决了，不是全部对地的；
之前用的R+C，把CC等效到对地寄生了，实际对地寄生并没有那么大；
改成R+C+CC就好了。

kjhe · 发表于 2024-5-16 10:14:07

fireeyes 发表于 2024-5-16 09:37
6bit 就4.6pF .....

工艺库最小电容就100多f，自己画担心有问题就直接调用了

fireeyes · 发表于 2024-5-16 11:34:54

kjhe 发表于 2024-5-16 10:14
工艺库最小电容就100多f，自己画担心有问题就直接调用了

这个必须得自己来

kjhe · 发表于 2024-5-16 15:05:59

fireeyes 发表于 2024-5-16 11:34
这个必须得自己来

请问自己用金属画电容有什么教程吗？

我看很多论文里单位电容都取1、2fF的样子，这么小的容值能满足6bit甚至10bit以上的电容失配要求吗？

fireeyes · 发表于 2024-5-20 11:59:38

kjhe 发表于 2024-5-16 15:05
请问自己用金属画电容有什么教程吗？

我看很多论文里单位电容都取1、2fF的样子，这么小的容值能满足6bit ...

这个是实践出真知，layout很讲究，也是saradc比较核心的部分。 6bit还是比较容易达到的

[求助] SAR ADC电容阵列上级板提参寄生电容占10%怎么办？