在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 615|回复: 2

[讨论] VerilogA的开发程度

[复制链接]
发表于 2024-5-15 16:49:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
目前的VerilogA很多人都已经使用到了,其对于加快仿真进程来说是利好的,那么关于VerilogA的开发,理想的建模是很容易实现的,但建模出来的结果与实际出入可能较大,所以想询问一下,大家对于VerilogA的开发到了什么程度,非理想建模有人去尝试吗?
发表于 2024-5-15 17:24:54 | 显示全部楼层
什么样的建模算非理想建模?
 楼主| 发表于 2024-5-16 17:19:05 | 显示全部楼层


子车天纵 发表于 2024-5-15 17:24
什么样的建模算非理想建模?


我们实际使用的IP都会有各种非理想的行为,比如说运放要有带宽,功耗,比较器要有速度,失调,OSC的频率随温度的变化,BGR的温漂等等,纯理想的建模与实际的电路相差是有些大的,所以就不能仅仅通过理想建模建立的整个系统。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 15:30 , Processed in 0.016566 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表