在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 630|回复: 1

[求助] layout提取spice网表跑后仿出问题

[复制链接]
发表于 2024-5-13 20:18:54 | 显示全部楼层 |阅读模式
200资产
用xRC提取后仿寄生参数时,输出可以选择spectre或者spice,对比二者的输出netlist发现,当涉及到电阻时,spice格式的netlist会少"r=",导致用该网表跑后仿真时会一直报错。
想请教一下,有哪位同仁遇到过这种问题吗?是怎么解决的呢?

pex设置

pex设置
微信图片_20240513200838.png
发表于 2024-5-14 10:21:37 | 显示全部楼层
用的什么仿真器运行spice网表的,把错误信息贴出来看看。左图第9行是一个叫noxref_123的subckt的定义,下面都在例化这个subckt,它们的端口和参数都要保持一致。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:56 , Processed in 0.015769 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表