[求助] 顶层INOUT信号的INTERCONNECT DELAY

[复制链接]

cjx626832331

发表于 2024-5-6 17:59:10 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

目前在跑后仿，设计顶层有些PAD的INOUT信号，在SDF文件里，既有从顶层到PAD的INTERCONNECT DELAY描述，也有从PAD到顶层的INTERCONNECT DELAY描述，且都为非0值。实际后仿波形看到的是顶层到PAD的INTERCONNECT DELAY生效。波形上也会看到一个比较奇怪的点，即使该PAD处于输出模式，PAD CELL内的INOUT信号比顶层的INOUT信号要延迟一些变化。

想请教下各位，有遇到过类似的问题吗？这是个合理的现象吗？

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-5-19 14:17 , Processed in 0.015365 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] 顶层INOUT信号的INTERCONNECT DELAY

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2