在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1117|回复: 13

[求助] calibre lvs找不到pin

[复制链接]
发表于 2024-5-1 11:43:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用Calibre进行lvs时,一直找不到端口,报错信息如下:
(label打在m1 drawing,text drawing,m1 pin层,以及pin设置在m1 drawing和m1 pin层,都试过了,还是报错



INITIAL NUMBERS OF OBJECTS--------------------------                Layout    Source         Component Type                ------    ------         -------------- Ports:              0         4    * Nets:               4         4 Instances:          4         2    *    MN (4 pins)                           4         2    *    MP (4 pins)                ------    ------ Total Inst:         8         4NUMBERS OF OBJECTS AFTER TRANSFORMATION---------------------------------------                Layout    Source         Component Type                ------    ------         -------------- Ports:              0         4    * Nets:               4         4 Instances:          1         1         MN (4 pins)                           1         1         MP (4 pins)                           1         1         _invv (4 pins)                ------    ------ Total Inst:         3         3       * = Number of objects in layout different from number in source.**************************************************************************************************************                                 INCORRECT OBJECTS**************************************************************************************************************LEGEND:-------  ne  = Naming Error (same layout name found in source        circuit, but object was matched otherwise).**************************************************************************************************************                                   INCORRECT PORTSDISC#  LAYOUT NAME                                               SOURCE NAME**************************************************************************************************************  1    ** missing port **                                        AVDD on net: AVDD  2    ** missing port **                                        AVSS on net: AVSS  3    ** missing port **                                        Vin on net: Vin  4    ** missing port **                                        Vout on net: Vout**************************************************************************************************************                               INFORMATION AND WARNINGS**************************************************************************************************************                  Matched    Matched    Unmatched    Unmatched    Component                   Layout     Source       Layout       Source    Type                  -------    -------    ---------    ---------    ---------   Ports:               0          0            0            4   Nets:                4          4            0            0   Instances:           1          1            0            0    MN(N)                              1          1            0            0    MP(P)                              1          1            0            0    _invv                        -------    -------    ---------    ---------   Total Inst:          3          3            0            0o Statistics:   8 layout mos transistors were reduced to 4.     4 mos transistors were deleted by parallel reduction.**************************************************************************************************************                                         SUMMARY**************************************************************************************************************Total CPU Time:      0 secTotal Elapsed Time:  0 sec





发表于 2024-5-1 11:51:26 | 显示全部楼层
看工艺吧,我用的T家,都打在了pin层
 楼主| 发表于 2024-5-1 11:58:02 | 显示全部楼层


165487 发表于 2024-5-1 11:51
看工艺吧,我用的T家,都打在了pin层


是台积电的不,我用的就是这个,都打在pin层我也试过了,还是不行。
label.png
 楼主| 发表于 2024-5-1 12:01:06 | 显示全部楼层


165487 发表于 2024-5-1 11:51
看工艺吧,我用的T家,都打在了pin层


是台积电的不,我的就是,但是pin层我也试过了,还是不行,是我打label有问题?
发表于 2024-5-2 09:48:35 | 显示全部楼层
直接查看lvs规则文件,看它检查的是哪一层
发表于 2024-5-2 11:32:40 | 显示全部楼层
确认pin是否有落在metal, 同事确认是否有short

发表于 2024-5-2 13:16:43 | 显示全部楼层
谢分享
 楼主| 发表于 2024-5-2 16:11:38 | 显示全部楼层


realgb 发表于 2024-5-2 09:48
直接查看lvs规则文件,看它检查的是哪一层


规则文件我看不太明白,是这个地方不?
规则.png
 楼主| 发表于 2024-5-2 16:13:08 | 显示全部楼层


ncash0933 发表于 2024-5-2 11:32
确认pin是否有落在metal上, 同事确认是否有short


pin是在metal上的,label也在pin上。没有短路的,刚刚开始学习IC,画了个反相器,版图很简单,不会有短路的
 楼主| 发表于 2024-5-2 20:40:36 | 显示全部楼层


ghl_seu 发表于 2024-5-2 16:11
规则文件我看不太明白,是这个地方不?


是这个地方,比如这里的数字40指的是layer number,是label的层,对应m1层的pin。在绘制版图时,左边有很多个层,把鼠标放在最左边的图像上就可以看到该layer的lay number等信息,然后找到为40的作为label的层(对应m1层的pin)。
ports规则.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 04:28 , Processed in 0.024000 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表