设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › LDO环路分析
返回列表 发新帖
查看: 1229|回复: 2

[求助] LDO环路分析

[复制链接]
发表于 2024-4-30 18:11:36 | 显示全部楼层 |阅读模式
悬赏1资产未解决
如图所示ldo环路在EA输入端插入iprobe仿真和在VOUT端插入iprobe仿真得到的结果不一样，求助该如何去分析
回复

使用道具 举报

 楼主| 发表于 2024-4-30 18:13:57 | 显示全部楼层
IMG20240430180643.jpg
EETOP创芯人才网简历投递入口
回复

使用道具 举报

 楼主| 发表于 2024-4-30 18:16:41 | 显示全部楼层
在ea输入端插入iprobe看到的主极点为输出极点，而在vout处插入iprobe看到的主极点是一个更低频的极点，该极点与C1  R3有关
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 11:40 , Processed in 0.017917 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表