在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 546|回复: 4

[求助] PLL输入可不可以不是0-vdd的信号

[复制链接]
发表于 2024-4-28 22:27:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

求助,PLL输入可不可以不是0-vdd的信号?
数字正弦波信号通过电流舵DAC,再经过LC滤波器,提供给PLL,但电流舵DAC本身不是轨到轨输出只能达到0-vdd/2输出,经过LC滤波器又会有一定衰减。这样的正弦波信号可以作为输入提供给PLL吗
发表于 2024-4-29 08:44:25 | 显示全部楼层
用一个level shifter升到0-vdd?
发表于 2024-4-29 09:24:18 | 显示全部楼层
送给PLL的哪里,什么类型的PLL,两点调制?为啥是DAC送入参考,不可能是调幅,只能是调频。这些细节要讲清楚,另外,如果是送给PFD,直接放大就好了,消耗几uA的电流。或者你是在debug?
 楼主| 发表于 2024-4-29 19:10:48 | 显示全部楼层


ryan000 发表于 2024-4-29 09:24
送给PLL的哪里,什么类型的PLL,两点调制?为啥是DAC送入参考,不可能是调幅,只能是调频。这些细节要讲清 ...


是调频,送给PFD的,我在解决DAC与PLL的接口问题
 楼主| 发表于 2024-4-29 19:11:45 | 显示全部楼层


xduic 发表于 2024-4-29 08:44
用一个level shifter升到0-vdd?


哦哦,好,我试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:00 , Processed in 0.016533 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表