I2C验证SCL拉低

tutu1992 · 发表于 2024-4-27 11:45:26

目前的场景是：DUT是slave，VIP是master，然后master写数据到slave正常，master发送read命令时，start、addr、read、ack都正常，马上第二byte时直接SCL给拉低了，不知道是什么原因，有没有大佬遇到过这种情况？

Amaple · 发表于 2024-4-27 13:01:48

wudi？

tutu1992 · 发表于 2024-4-27 14:27:05

Amaple 发表于 2024-4-27 13:01
wudi？

？不懂

saipolo · 发表于 2024-4-28 08:08:42

大佬都不搞i2c，搞i2c的都不是大佬。。。所以大佬们无法提供有效帮助。

tutu1992 · 发表于 2024-4-28 08:50:17

saipolo 发表于 2024-4-28 08:08
大佬都不搞i2c，搞i2c的都不是大佬。。。所以大佬们无法提供有效帮助。

确实

li5panlong · 发表于 2024-4-28 09:53:16

是不是slv的数据没准备好，所以拉低scl了？

bai252003 · 发表于 2024-4-28 10:20:10

saipolo 发表于 2024-4-28 08:08
大佬都不搞i2c，搞i2c的都不是大佬。。。所以大佬们无法提供有效帮助。

哈哈哈哈哈，是的~

litterstrong · 发表于 2024-4-29 09:54:43

1）大概率是slave拉低了scl，告诉master，您老稍等会，我数还没准备好呢。
2）如果是master拉低的，那你就的研究研究为啥了。

ps：一般功能全点的i2c模块，都有支持scl被hold的配置选项，这也是i2c协议里支持的，你可以再详细看看。

tutu1992 · 发表于 2024-4-29 14:32:35

li5panlong 发表于 2024-4-28 09:53
是不是slv的数据没准备好，所以拉低scl了？

是的，我自己的问题，已经解决了

skyze · 发表于 2024-5-9 10:38:23

可以详细说说嘛？我在验证i2c的时候咋个没有遇到这种情况啊, 你是一个dut 配了很多个slave吗？还是啥情况

[求助] I2C验证SCL拉低