晶振电路中带时序信号仿真不起振问题（温度补偿晶体振荡器）

chiredexin

电路图如下，在晶振电路中，其他条件都不变，为什么不加时序信号就可以起振，加了时序信号仿真就起振不了。
        
        
        上面这个是不加时序信号，step /step max/ step min 设置都是0.2n，正常起振
        
        

        这个是加了时序信号，step /step max/ step min 设置都是0.2n，无法起振



        上述时序方波信号的作用是为了给左下角的采样保持电路提供时钟，
         朋友们，先不说我的电路里加一个时序方波信号的功能是什么，为啥带上时序信号和shift delete掉时序信号，（也尝试直接删掉了时序信号），二者一个不起振一个起振呢。

chiredexin

顶一个

zzIC

加时序信号是为了加快起振吗？有没有可能是加的时序信号相位和XI、XO相位相反，把起振过程给抵消掉了，导致他不起振了。我现在也在做时钟，希望可以交流学习一下

chiredexin

zzIC 发表于 2024-8-22 10:25
加时序信号是为了加快起振吗？有没有可能是加的时序信号相位和XI、XO相位相反，把起振过程给抵消掉了，导致 ...

我这个时序信号是为了给电容做开关用的，先不管电容之类的，直接在最简单的皮尔斯晶振电路中，多加一个voluse时序信号放在那，就不会起振，去掉这个时序信号就正常，发现是仿真的时候不能直接用vpluse去写，要用另外一种器件一个点一个点去写。

Mony01

老哥，想请教一下你的TCXO晶体建模是怎么搞的哇？MHz、kHz的晶体频率随温度分别是三次函数形状、二次函数形，想请教一下这种温度特性在virtuoso该怎么建模呢？

chiredexin

Mony01 发表于 2025-7-23 18:16
老哥，想请教一下你的TCXO晶体建模是怎么搞的哇？MHz、kHz的晶体频率随温度分别是三次函数形状、二次函数形 ...

      晶振模型是石英厂商的数据，可以去爱普生、泰晶等晶振大厂的官网区下载datesheet，里面会有基本的晶体数据，有的数据需要根据给出的数据自己算。
      温度补偿曲线要建模，不是很懂你的意思。你的意思是如何获得晶振的温度变化曲线吗？
      这个你没办法拿得到的。晶振的温度影响有两个因素：1、石英材料本身的温度变化影响（次方曲线，主要因素）、2、石英配套的起振电路随温度变化对整个晶振系统输出的影响（不一定是次方曲线）。

      后者是可以在电路里面改变温度去仿真得到温度变化对频率的影响，但是前者的影响在电路仿真层面拿不到，因为晶体模型是理想的RLC，理想的哪来的温度变化。
      在做石英的时候，可以知道自己做出来的石英对应的温度变化的，但简单把这个温度变化用去电路是不严谨的。实际晶振公司一开始在做的时候，会把不带温度补偿电路的做出来，然后测温度变化曲线，这个曲线里就包含了上述两者温度共同的影响。拿到曲线后再去迭代温度补偿电路，去修整温度带来的频率偏差影响。
      这样会不会很麻烦，还得先做出晶振再测温度曲线，是麻烦，但是公司一般做了那么多，数据都积累下来很多了，修调电路都会做冗余，用来测试几乎够用，直接流出来去改善其他问题，例如噪声，而不是逮着温度曲线专门去浪费一次成本。

      如果你是做横向项目的话，去找晶体厂商去要，如果是做纵向课题研究的话，不必纠结你的温度曲线怎么获得，可以上网搜搜差不多的温度变化曲线就行，把这个当作你的晶体本身的温度变化，（注意你的频率和切型，不要做的是AT切10MHz，找的是CT切10KHz的曲线）,这样就行了，然后去做你的温度补偿电路就行了，因为我能补偿这条曲线，同样的方法我也可以补偿它真实变化的曲线。只是我作为课题研究我不知道真实曲线是啥样。
      然后你就可以在功能做完的基础上去深入你的课题研究，看到底是要做快速启动、低噪声、高补偿精度方面的研究。
      顺带提一嘴，关于噪声的东西真的很难做......本身就是个时钟源，要给整个chip提供clock的，对噪声要求非常非常高，加油吧.......