进行LVS验证时出现了‘no similiar nets'的报错，不知道怎么解决

cmdlwf · 发表于 2024-4-10 22:34:52

刚学版图，上网找了好久，求求各位大佬救一救

pumpkin777 · 发表于 2024-4-10 22:34:53

暂时两个思路：
1、上下两个和b一样的是去掉，理论上左边那个就是了
2、上面的方法还不行的话，就把DG层分别覆盖到b

cmdlwf · 发表于 2024-4-10 22:36:25

这是一些图片

fengrlove · 发表于 2024-4-10 23:02:09

你schematic 的pmos和nmos的bulk端没接到vdd/vss上吧

cmdlwf · 发表于 2024-4-10 23:21:46

fengrlove 发表于 2024-4-10 23:02
你schematic 的pmos和nmos的bulk端没接到vdd/vss上吧

更改后多了一个报错，layout的net也多了一个

fengrlove · 发表于 2024-4-11 08:28:21

cmdlwf 发表于 2024-4-10 23:21
更改后多了一个报错，layout的net也多了一个

你这好奇怪啊~~能把电路和版图的网表分别贴出来吗

pumpkin777 · 发表于 2024-4-11 09:19:24

可以把RVE-view 里面的版图电路和原理图对比一下看看

test2022 · 发表于 2024-4-11 09:58:53

本帖最后由 test2022 于 2024-4-11 10:03 编辑

同意楼上

cmdlwf · 发表于 2024-4-11 13:41:03

pumpkin777 发表于 2024-4-11 09:19
可以把RVE-view 里面的版图电路和原理图对比一下看看

这里显示原电路图net11没连到vss，

cmdlwf · 发表于 2024-4-11 13:44:21

cmdlwf 发表于 2024-4-11 13:41
这里显示原电路图net11没连到vss，

emmm，不知道为什么突然又成功了

[求助] 进行LVS验证时出现了‘no similiar nets'的报错，不知道怎么解决