用SOI工艺做BGR波动是不是会小一些

BraveTiger · 发表于 2024-4-10 17:20:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

用体cmos工艺做BGR，如果不做trim的话，很难做到全工艺都具有很好的一致性，并且这种误差大多来自BJT；

而SOI cmos工艺中没有BJT，可以直接制备PN结器件，是不是就会把BJT引起的误差降低掉，从而实现没有trim方案，也可以具备很好的一致性。

BraveTiger · 发表于 2024-4-10 21:01:47

没人~

franzjoseph · 发表于 2024-4-10 21:15:15

bjt应用的不也是二极管的特性么

peterlin2010 · 发表于 2024-4-10 21:35:02

用体cmos工艺做BGR，如果不做trim的话，很难做到全工艺都具有很好的一致性，
并且这种误差大多来自BJT；

??

而SOI cmos工艺中没有BJT，可以直接制备PN结器件，是不是就会把BJT引起的误差降低掉，从而实现没有trim方案，也可以具备很好的一致性。

bulk CMOS bandgap 误差 => opa amp . for TT corner die to die . not BJT

体cmos工艺做BGR => trimless bandgap

https://bbs.eetop.cn/thread-669968-2-1.html

BraveTiger · 发表于 2024-4-11 09:28:07

peterlin2010 发表于 2024-4-10 21:35
用体cmos工艺做BGR，如果不做trim的话，很难做到全工艺都具有很好的一致性，
并且这种误差大多来自BJT；

学习了

zxkl317408 · 发表于 2024-4-11 09:49:45

SOI工艺一般做射频开关或者LNA，对温度特性要求不高吧

BraveTiger · 发表于 2024-4-11 11:13:02

zxkl317408 发表于 2024-4-11 09:49
SOI工艺一般做射频开关或者LNA，对温度特性要求不高吧

同一温度下不同工艺的要求

账号		自动登录	找回密码
密码			注册

[讨论] 用SOI工艺做BGR波动是不是会小一些

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1