如何根据design rule编写一份高质量drc rule file

pengxiaocheng · 发表于 2024-4-10 10:25:07

能写rule的本来就很少吧好像熟练写skill的都不是很多

alex0152 · 发表于 2024-4-10 10:34:29

pengxiaocheng 发表于 2024-4-10 10:25
能写rule的本来就很少吧好像熟练写skill的都不是很多

是的，很小众

level90 · 发表于 2024-4-10 13:16:18

写rule哪怕你逻辑再清楚还是要反复debug的 - -很容易漏考虑。debug过程很痛苦

note30933 · 发表于 2024-4-10 13:48:39

谢谢

alex0152 · 发表于 2024-4-10 13:59:59

level90 发表于 2024-4-10 13:16
写rule哪怕你逻辑再清楚还是要反复debug的 - -很容易漏考虑。debug过程很痛苦

debug是个qa过程吧，都是靠自己想象场景，然后画layout debug吗？这样是不是很容易遗漏

feimou · 发表于 2024-4-10 14:24:14

rule file: calibre svrf
build sample gds
debug:rule file→sample gds
optimization: shorten run time

level90 · 发表于 2024-4-10 14:55:58

alex0152 发表于 2024-4-10 13:59
debug是个qa过程吧，都是靠自己想象场景，然后画layout debug吗？这样是不是很容易遗漏
...

一些不确定的演算步骤可以靠 {COPY **}输出，然后就是画违反rule的layout去debug。。你说这样是不是100%不会有遗漏，我觉得困难。。
毕竟即使拿到国内某fab给的刚更新的rule，也还是能发现不少问题

alex0152 · 发表于 2024-4-12 10:52:55

level90 发表于 2024-4-10 14:55
一些不确定的演算步骤可以靠 {COPY **}输出，然后就是画违反rule的layout去debug。。你说这样是不是100% ...

如果是fab的rule没有gating住，出问题就是fab接锅了？

level90 · 发表于 2024-4-18 13:36:36

alex0152 发表于 2024-4-12 10:52
如果是fab的rule没有gating住，出问题就是fab接锅了？

fab接锅又能怎样呢...人家只会和你对不起，然后重做mask不另收钱... 时程还是耽误了呀

alex0152 · 发表于 2024-4-18 15:47:02

level90 发表于 2024-4-18 13:36
fab接锅又能怎样呢...人家只会和你对不起，然后重做mask不另收钱... 时程还是耽误了呀
...

fab不会赔钱吗。。。

[求助] 如何根据design rule编写一份高质量drc rule file