CPPLL锁相环

kinsome · 发表于 2024-4-9 11:29:18

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 kinsome 于 2024-4-10 10:20 编辑

一个由LC-VCO构成的PLL，在锁定时vctrl以2倍clk_out的频率振荡，如图所示，我的分析结果是VCO的输出通过varactor耦合到Vctrl造成的，请问大佬们有啥解决办法？
Varator的电路连接如下图

登录/注册后可看大图

海旋风 · 发表于 2024-4-9 11:33:18

试下dnw的管子

中单一打九 · 发表于 2024-4-9 15:50:00

一般都是在Vctrl的线上接大电容到地，或者你看看可不可以做个RC滤一下这个频率

kinsome · 发表于 2024-4-10 10:18:08

中单一打九发表于 2024-4-9 15:50
一般都是在Vctrl的线上接大电容到地，或者你看看可不可以做个RC滤一下这个频率 ...

但是Vctrl是直接接在环路滤波器上的，在Vctrl上改变R或者C会改变了我整个环路的特性

zxkl317408 · 发表于 2024-4-11 10:20:59

这个是正常现象，二次抵消不掉的，最多就是抑制下幅度

kinsome · 发表于 2024-4-11 11:23:05

zxkl317408 发表于 2024-4-11 10:20
这个是正常现象，二次抵消不掉的，最多就是抑制下幅度

好的，谢谢大佬。第一次做LC-VCO类型的PLL没啥经验。

[求助] CPPLL锁相环