SAR ADC输入范围的一点疑惑。

csc57

误差问题

雾与鲸

是前仿还是后仿呢，输出码值经过理想DAC的波形看过了吗

rica

雾与鲸 发表于 2024-3-29 14:31
是前仿还是后仿呢，输出码值经过理想DAC的波形看过了吗

前仿，就是将输出码通过理想DAC后做FFT得到的频谱

雾与鲸

rica 发表于 2024-3-29 20:05
前仿，就是将输出码通过理想DAC后做FFT得到的频谱

DAC输出波形有没有发生很明显的变化，特别是波峰那一截，感觉有可能是超限的情况

rica

lushimang 发表于 2024-3-29 10:55
ADC量程缩小，是因为寄生电容的存在让DAC切换产生的电压变化变小了，也就是DAC能处理的电压域变小了。如果 ...

感谢您的回复，我这边通过仿真似乎验证了您的说法，我这边电容阵列后连着我的比较器，因为需要做到低噪声，所以我比较器的预放大级的输入对管做的很大，W约4mm级别，可能是这里的取值不合理吧？因为我也是刚入门模拟IC设计，所以只是无脑调大了比较器输入对管的尺寸来降低噪声。现在看来应该是输入对管的寄生电容过大的导致的问题。想再请教您一下，这里有什么办法可以尽可能降低寄生电容的影响以便让输入信号的范围尽可能靠近VREF呢？

rica

感谢各位的回复，目前我的问题已经解决，8楼的前辈说的很对，确实是ADC的量程缩小导致的。解决方案如下，一方面，尽可能调小后级比较器输入管的尺寸，来降低顶板寄生电容的影响；另一方面，可以采用部分电容采样的方式，这样做的代价是略微提高了对比较器噪声精度的要求。

dzy-icdesign

rica 发表于 2024-4-2 15:20
感谢各位的回复，目前我的问题已经解决，8楼的前辈说的很对，确实是ADC的量程缩小导致的。解决方案如下，一 ...

有没有部分电容采样的资料

rica

dzy-icdesign 发表于 2024-5-10 18:41
有没有部分电容采样的资料

不好意思，这个我在学习过程中并没有看到有论文专门花大篇篇幅来介绍这个，我也是和同门师兄交流中学到的。我猜测应该在使用下极板采样技术的绝大多数情况下，都会采用这种方式，来降低寄生电容的影响。

dzy-icdesign

rica 发表于 2024-5-11 00:15
不好意思，这个我在学习过程中并没有看到有论文专门花大篇篇幅来介绍这个，我也是和同门师兄交流中学到的 ...

感谢  大佬你们怎么做开关 下极板采样的控制部分

rica

dzy-icdesign 发表于 2024-5-13 22:28
感谢  大佬你们怎么做开关 下极板采样的控制部分

我是自己根据看到的论文中的下极板开关的原理来设计的数字逻辑开关，您可以参考上海交通大学管锐博士的毕业论文，中间有对下极板采样的原理做解释。