在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 355|回复: 4

[求助] virtuoso自偏置二级运放压摆率仿真问题

[复制链接]
发表于 2024-3-24 11:07:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
0HCVDPL]4E084WZ2HG6A)KX.png

这是我的dc点
Z11SR$AWYIVIXUB$V1NEU.png
这是我的AC仿真
106QRPBRH]OFPVMMVSV(Q78.png
这是我的SR仿真

大佬们,为啥SR仿真结果是这样的?问题在哪里哇,小弟看不出来。
 楼主| 发表于 2024-3-24 11:08:42 | 显示全部楼层
自己 顶一顶
发表于 2024-3-24 20:46:51 | 显示全部楼层
电流存在过大问题,查一下建立过程的电流问题
 楼主| 发表于 2024-3-24 22:02:34 | 显示全部楼层


chrisdy 发表于 2024-3-24 20:46
电流存在过大问题,查一下建立过程的电流问题


您好,请问一下具体过程是怎样仿真呢?小白不太懂。
发表于 2024-3-25 09:57:49 | 显示全部楼层
VDD1.8且p-type作为输入,输入电压到1.5V,有检查过input pair那边是不是脱离饱和区了?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 16:30 , Processed in 0.026978 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表