在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 645|回复: 0

[求助] 关于clasAB outstage 的偏置与共模反馈

[复制链接]
发表于 2024-3-17 12:18:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,如下图文章中的DDR结构,在进行此电路设计时,最初想按照传统classAB的方式去确定红圈中的MOS尺寸,
即VGS_BIASPN1+VGS_BIASPN2=VGS_currentmirror+VGS_redmark

然后预期尝试标记管和对应相同偏置的NMOS/PMOS的比例关系,调整使得输出MOS dc态正常。
但CMFB使得左右两边有一个电流互相拉扯??的关系,这个确定思路似乎走不通。
请问各位有什么想法或者类似的经验吗?该论文和相关ref/cite都没有具体讨论。
谢谢,祝好。

DDA.png
title.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 03:30 , Processed in 0.013525 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表