在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 591|回复: 1

[求助] eFPGA后端综合timing loop问题

[复制链接]
发表于 2024-3-10 11:05:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在跑eFPGA项目的后端综合,用DC compiler+innovus。设计代码RTL中会出现许多timing loop,但是都是一些实际位码流导入后不会出现的loop,主要是在switch matrix里面。现在在跑top层级的设计时会导致综合时间过长,想请教一下有没有什么好的解决办法?单纯disable所有的路径可能会影响其他路径的timing 分析,比较头疼,感谢!
 楼主| 发表于 2024-3-10 11:14:36 | 显示全部楼层
顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:45 , Processed in 0.015766 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表