在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 291|回复: 3

[求助] 求助!我有virtuoso做的芯片版图,怎么导入到CadenceAPD软件中做SiP封装设计?

[复制链接]
发表于 2024-3-7 16:03:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助!我有virtuoso做的芯片版图,现在不知道该怎么拿到pad坐标和大小的文件,然后导入到cadenceAPD软件中,继续做SiP封装设计有没有大佬可以讲一下详细的操作步骤:'(:'(:'(
发表于 2024-3-13 09:01:43 | 显示全部楼层
pad坐标可以从virtuoso导label的坐标出来。pad尺寸可能要把cell的gds导出来,然后stream in到APD里面。
 楼主| 发表于 2024-3-14 14:44:37 | 显示全部楼层


cobaltmoly 发表于 2024-3-13 09:01
pad坐标可以从virtuoso导label的坐标出来。pad尺寸可能要把cell的gds导出来,然后stream in到APD里面。 ...


这个具体怎么导出来呢,是哪个功能设置
发表于 2024-3-15 14:33:55 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 16:49 , Processed in 0.019655 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表