高速时钟设计与签核设计工程师 深圳,成都

梁山伯与猪硬来

微信：thomas-44444444
主要职责：
- 负责大规模芯片的高速时钟定制设计，实现和优化
- 负责定制和优化时钟驱动标准单元
- 负责分析post layout 时钟的PVT variation
岗位要求：
- 电子、计算机、微电子等相关理工科专业，本科、硕士或博士学历
- 3年以上（本科5年以上）的时钟分布设计，或者电路设计
- 熟悉HSPICE 仿真，熟悉标准单元k-库的流程和工具
- 熟悉TCL/Pyton/Perl scripting
- 熟悉LEF/DEF 文件格式，有一定的STA, PNR 等经验的优先
- 有意愿在高性能cpu， GPU 设计技术方面深耕者
- 英文听说读写能力熟练
- 优秀的学习能力、责任心和团队协作能力
注: 本岗位工作将由从业25以上的资深技术专家带领完成相关的工作，将有机会学习高性能CPU 设计的关键实现技术，分析与签核技术，是成为行业专家的快捷通道！